Percobaan 1
2. Alat Dan Bahan [Kembali]
- D' Lorenzo
 |
Module D’Lorenzo |
- Jumper
- IC7404
- IC7432
- IC74LS112
- SWITCH
- POWER DC
- LOGICPROBE
3. Rangkaian Simulasi [Kembali]
Pada bagian JK flip-flop, arus mengalir dari power ke B1 dan ke set. Arus mengalir dari power ke B2 dan ke input J. Arus mengalir dari power ke B4 dan ke input K. Arus mengalir ke B0 dan ke reset. CLK diberi sinyal clock. Pada input J berlogika 1 dan pada input K juga berlogika 1. Maka output yang dihasilkan akan berada pada kondisi toggle. CLK memiliki aktif low, yang mana dia akan mengganti hasil output saat berlogika 1 ke 0. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0. Pada rangkaian R dan S tidak aktif karna berlogika 1.
Pada bagian D flip-flop, arus mengalir dari power ke B1 dan ke S. Arus mengalir ke B0 dan ke R. pada bagian D dan CLK tidak berlogika 1 maupun 0 atau disebut don't care maka tidak ada pengarus ke output.
6. Analisa [Kembali]
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Output dari JK flip flop dan D flipflopp adalah 1
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
Jika CLK berlogika 0 atau diputus maka inputan RS tidak berpengaruh
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
Toggle : Keadaan dimana output berbeda dari keaadaan output sebelumnya secara bergantian
Not Chage : Suatu keadaan dmana output dari flip flop tetap sama dari output sebelumnya
Kondisi terlarang : Suatu keadaan yang tidak diperbolehkan kondisi outpt Q sama dengan Q'
7. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar